本文摘要：自Exynos M1以来的多调度形式，解码器收到的微指令可以同时分派到多个调度器，但在乱序提交窗口中它依然只作为一个调度和一个条目。流水线方面，Exynos M3的整数部分追加了两个额外的调度器，微指令发射能力从前代的7升空强化至9升空。两个追加端口之一是具备乘法功能的可选ALU单元，使MUL吞吐量加倍，并将非常简单整数算术吞吐量提升25％。 另一个追加端口是阻抗AGU，它可以使核心的阻抗比特率加倍。

自Exynos M1以来的多调度形式，解码器收到的微指令可以同时分派到多个调度器，但在乱序提交窗口中它依然只作为一个调度和一个条目。流水线方面，Exynos M3的整数部分追加了两个额外的调度器，微指令发射能力从前代的7升空强化至9升空。两个追加端口之一是具备乘法功能的可选ALU单元，使MUL吞吐量加倍，并将非常简单整数算术吞吐量提升25％。

另一个追加端口是阻抗AGU，它可以使核心的阻抗比特率加倍。暴力的浮点运算能力与前代比起，Exynos M3的浮点运算能力可谓暴力，三星为其减少了第三条流水线，就非常简单的浮点能力而言，其的乘法和算术吞吐量减少了三倍。Exynos M3在Exynos M1的FMAC+FADD单元基础上，又减少了3个128位FMAC/FADD单元，使仅次于吞吐量从3（1*FMAC（2）+1*FADD（1））缩减到到6（3*FMAC（2））。

当然，由于继续执行吞吐量的急遽减少，所以必需拓展调度器窗口和物理寄存器页面。Exynos M3的调度器窗口大小从32减少到了62，FP PRF大小也从96扩展到192。三星仍然在希望减少继续执行延后，这也限于于浮点流水线。Exynos M3乘法单元的继续执行周期从4延长到3，乘法相加单元的继续执行周期也从5上升到4；非常简单浮点乘法的继续执行周期从3延长到2，并升级了浮点乘法单元Radix-64以显著减少乘法运算的延后。

BTW，Arm在Cortex A76公布时大肆宣传其新的浮点流水线，称作其全新的“VX（矢量继续执行）流水线”深感十分自豪。不过从Exynos M3的情况来看，三星或许在一年之内之后再度领先了Arm，Exynos M3与Cortex A76具备完全相同的浮点延后，但同时还有更高的继续执行吞吐量以及更加较低的ASIMD延后。全新的读取/存储单元Exynos M3的读取/存储单元减少了第二个128bit读取端口，加载比特率加倍。

读取调用延后在4个周期内维持恒定，存储比特率在每周期1次存储时只有1个周期延后。Exynos M3的两个读取单元皆以128bit/周期运营，与Cortex A76完全相同，而Cortex A75则为64bit/周期。

总体而言，Exynos M3的读取/存储调度器容量早已减少，存储缓冲区减少了一倍。在这里，三星的预加载单元必须有非常低的性能，以构建极致击中内存的目标，防止任何内存瓶颈。

随后，三星提及了之前叙述的新TLB层次结构。Exynos M3享有与Exynos M1完全相同的32入口的DTLB（Data Translation Lookaside Buffer，数据切换检测缓冲区），但是Exynos M3额外有一个容量为512条目的全新中级DTLB，且为ITLB（Instruction Translation Lookaside Buffer，指令切换检测缓冲区）和DTLB获取服务的统一L2 TLB容量也从前代的1024条目配套至4096条目。有得有失的高性能流水线显而易见，不断扩大架构规模要付出代价，与Exynos M1的15级流水线比起，Exynos M3的流水线深度减少了2级，为17级，并加到了辅助调度阶段，以及用作寄存器加载的第二阶段。

相比之下，Cortex A75和Cortex A76的流水线深度为13级。Exynos M3的分支预测错误的惩罚也从Exynos M1上的14个周期减少至16个周期。Exynos M3和Exynos M1相对于Arm公版架构的的缺点是，它的取指和解码单元比Arm公版多2级，寄存器重命名单元要多1级，以及必须第二个调度阶段（再继续1级）。

三星没透漏Exynos M3在流水线各阶段之间否有其他较慢路径来增加关键情况下的延后，但回应这是设计大规模高性能架构的适当成本。理论上更长的流水线级数不利于频率的提高（Intel为让Cyrix4冲击高频，曾在NetBurst架构的Prescott核心中用于31级超长流水线）。不过奇怪的是，三星的17级流水线并没给Exynos M3带给频率上的优势，反而在冲击高频时代价了很大的功耗代价。

这或许意味著三星在EDA功力还有待提高。全新的内存层次结构与Cortex A75和Cortex A76一样，Exynos M3引进了新的独霸L2内存作为核心和最后一级分享内存之间的中间级。

新的独霸L2为每核心512KB，与Exynos M1中的分享L2比起，采访延后从22个周期增加到12个周期。不过，Cortex A75的L2击中延后只有8个周期，Exynos M3在这一方面正处于劣势。Exynos M3的L2内存比特率也减少了一倍，为每时钟周期32Byte读取，而Cortex A75则每时钟周期16Byte读/32Byte写出。值得注意的是，由于实际芯片中不会受到物理布局的影响，实际延后数据有可能还不会更高。

根据测算，骁龙845的L2延后在2.8GHz时约为4.4ns， Exynos 9810在2.7GHz时的延后L2延后大约为4.6ns。Exynos M3的分享L3内存是以NUCA（Non-uniform cache architecture，非一致性内存体系）方式构建的大型4MB内存，由4个坐落于CPU核心对面的1MB分区构成。

由于布局不均匀分布，CPU核心在采访内存分区时的延后并不相同，采访邻接分区时延后为32个周期，采访距离更远的分区时延后为44个周期，三星回应整体的平均值采访延后为37个周期。与L2的情况相近，Exynos M3在L3内存方面也要很弱于Arm公版架构，Cortex A75的L3采访延后仅有为25个周期，这一点在测算数据中也以求反映：骁龙845的L3采访延后大约为11.4ns，而Exynos 9810的延后则为11ns~20ns。三星在会议中说明称之为，这种内存分区的设计目的为高端移动设备之外的有所不同设计构建更佳的可配备性，言外之意或许与S.LSI企图转入汽车领域有关。总体而言，三星否认最后产品的内存层次结构设计未超过他们确实想的水平。

硅芯片上的物理布局三星今年发布了芯片物理布局的数据，详细分析了处理器内核的平面图。以下是对图片中一些术语名词的结尾解释：·pL2：独霸L2内存，在Exynos M3中为每核心512KB。·FPB：浮点数据路径；浮点单元/ASIMD单元。

·FRS：浮点调度器以及浮点/向量寄存器。·MC：解码单元和重命名单元。

·DFX：这是调试/测试逻辑，代表“针对某某的设计”，例如DFD（针对调试的设计）、DFT（针对测试的设计）、DFM（针对可生产性的设计）和其他杂项逻辑。·LS：读取/存储单元以及64KB的L1高速数据内存。·IXU：整数继续执行单元，包括继续执行单元、调度器和寄存器。·TBW：半透明缓冲器载入，还包括TLB结构。

·FE：架构前端，还包括分支预测单元、取指单元和64KB L1高速指令内存。与Exynos M1比起，Exynos M3中的功能单元尺寸都大大增加，最后Exynos M3的内核功能模块面积为2.52mm²，另外还有0.98mm²的面积用作512KB L2内存。

Exynos M1核心布局Exynos M1核心布局三星还展出了整个Exynos M3集群的平面图， 4个核心彼此邻接排序，L2和L3也有序的彼此邻接摆放。这种布局可以大大节省芯片布局工作，只需将每个模块非常简单地拷贝4次才可。

IPC平均值提高59％会议最后，三星分析了Exynos M3的性能展现出，称之为其IPC增长幅度大约为59％。当然，在有所不同的工作阻抗下，IPC的快速增长并不是线性的，在低ILP（多种指令同时继续执行）的工作阻抗下，IPC快速增长仅有受限25％，在MLP（存储级分段）工作阻抗下甚至完全没减少，而在其他许多混合工作阻抗中，IPC的提高幅度多达80％。

三星展出了Exynos M2、Exynos M3和Cortex A75之间的GeekBench4性能对比，产于代表Exynos 8895、Exynos 9810和骁龙845的性能展现出。除三星展出的对比数据外，我还加到了一些新的Spec分数，这些分数改良了最初的评论数据，新的Spec分数考虑到了动态电压频率调整以及更加综合的测试环境。能效比仍然是处理器的一个最重要评判标准，不过三星在Exynos M3上似乎省略这些。

正如上文中提及的，Exynos M3在冲击高频时代价了很大的功耗代价，尽管它在2.7GHz时享有意味著领先的性能，但此时能效比却高于Exynos M2。在将频率减少到与Exynos M2完全相同的2.3GHz后，Exynos M3才表明出有能效比上的优势。右图表明了已完成测试中的电能消耗量及平均值功耗，左边的条形回应消耗的能量，以J（焦耳）为单位，条形越高代表耗电就越较少，适当的平台的效率越高；右边的条代表性能分数，条形就越宽代表性能就越强劲。

从结果来看，Exynos M3享有非常明确的能效比区间。与Cortex A75比起，Exynos M3在2.3GHz时之后可享有更加强劲的性能以及相若的能耗比；而与Exynos M2比起，Exynos M3即便在1.8GHz这个低于频率上，性能和能效比皆压倒性的高于2.3GHz的满血Exynos M2。据(公众号：)理解，Exynos 9810中的Exynos M3集群在单核、双核、四核装载的情况下频率分别为2.7GHz、2.3GHz、1.8GHz，功耗皆为3.5瓦左右。换言之，M3核心从1.8GHz到2.3GHz，提高500MHz频率功耗之后刷了一倍，而从2.3GHz提高到2.7GHz，仅有400MHz的提高竟然功耗再度缩减到，即从1.8GHz到2.7GHz，即便性能也呈圆形线性实时提高，幅度也只有50%，功耗则刷了两番。

而Exynos 9810的四核Exynos M3全部运营在完全相同的电压和频率上，许多情况下继续执行次要线程的核心并不需要跑完在与主线程核心完全相同的最低性能点上，但其所需的性能又多达了Cortex A55小核心所能开销的范围，所以继续执行次要线程的核心不能与主线程核心飚在完全相同的高频率上，大大降低了整体的能效比。三星未来战略与结论最后，三星更好地辩论了Exynos项目的时间表。正如开篇讲解中所说，Exynos M3原计划于2014年第2季度开始，然而随着M1的已完成，RTL在2015年第1季度开始，开发计划再次发生了大变动，目标被原作得更高，原本的Exynos M3被拆卸分为了Exynos M2，而新的Exynos M3设计方案则显得出现异常保守。RTL于2017年第一季度交付给SoC团队，用作Exynos 9810的第一个EVT0流片（实际生产量的芯片是EVT1），并于2017年中期下线，而最后公布的Exynos 9810则是在 2018年3月上市。

Exynos M3对于三星设计团队来说是一次相当大的挑战，整个架构设计完全推倒重来，并且还必需面临极端的时间压力，在项目累计日期前发售产品。整体来看，Exynos M3是一个十分扎实的微体系结构，感觉上更加看起来一款桌面级架构。三星为了强化架构性能，采行了最简单蛮横的办法扩展规模，这也造成了其极大的内核尺寸。

不过由于时间容许，三星或许依然保有了很多没被划入Exynos M3的改良，尤其是内存层次结构或许是这一架构中最脆弱的部分，三星否认他们回应并不失望。三星的猫鼬架构经历了Exynos M2和Exynos M3两代改良，其IPC增长率分别高达20％和59％。据报，SARC设计团队现在每年都会有持续的架构改良，且三星回应Arm Cortex A76的确实竞争对手是明年的Exynos M4，而不是现在的Exynos M3。就在几天前，Arm发布了其未来三年CPU路线图，说明了了Cortex A76的继任者Deimos和Hercules，并允诺大约15％和10％的代际收益。

从目前的测试数据来看，Exynos M3在性能方面或许已超过或多达Cortex A76的水平，预计在Exynos M4上，我们仍可以看见三星自研架构的竞争优势。感激三星仍然以来所做到的架构曝光，这种细节展出在行业内实属少见。期望S.LSI和SARC需要解决问题Exynos M3架构的弱点，使明年的新架构获得更大的顺利。

via：Anandtech涉及文章：浅析ARM全新Cortex A76架构：2.4GHz之后可杀掉骁龙845版权文章，予以许可禁令刊登。下文闻刊登须知。

本文来源：九州体育-www.hebeiweilun.com